# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 03-143017

(43)Date of publication of application: 18.06.1991

(51)Int.CI. H03K 19/0948 H03K 17/687

(21)Application number: 01–281047 (71)Applicant: NEC IC MICROCOMPUT SYST LTD


(22)Date of filing: 27.10.1989 (72)Inventor: YAMANE HIROMICHI

## (54) CMOS LOGIC CIRCUIT

## (57)Abstract:

PURPOSE: To evade a time when two output transistors (TRs) are simultaneously turned on by driving separately a PMOS output TR and an NMOS output TR at switching.

CONSTITUTION: The circuit consists of an input terminal 1, an output terminal 2, an inverter 3, PMOS TRs 4, 5, 7, NMOS TRs 6, 8, 9, a PMOS output TR 10 and an NMOS output TR 11. Then the on-resistance of 1st PMOS TRs 4, 5 is selected larger than the on-resistance of a 2nd PMOS TR 7 and the on-resistance of the 2nd NMOS TR 7 is selected larger than the on-resistance of a 1st NMOS TR 6. Then one TR is operated with a delay so that the P, N channel MOS TRs 10, 11 are not simultaneously activated but inverted with a prescribed delay time. Thus, no large tentative through-current flows and malfunction due to wiring noise and increase in power consumption are controlled.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

① 特許出願公開

# ②公開特許公報(A) 平3-143017

神奈川県川崎市中原区小杉町1丁目403番53

⑤Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)6月18日

H 03 K 19/0948 17/687

8326-5 J H 03 K 19/094 7827-5 J 17/687 B

審査請求 未請求 請求項の数 1 (全4頁)

国発明の名称

CMOS論理回路

②特 頭 平1-281047

②出 類 平1(1989)10月27日

**郊発 明 者 山 根** 

弘道

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

勿出 願 人

日本電気アイシーマイ

41.

コンシステム株式会社

個代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称 CMOS論理回路

### 2. 特許請求の範囲

カスケード接続されたPチャネルMOSトランジスタ、NチャネルMOSトランジスタを出力部分に備え、前記PチャネルMOSトランジスタからなる第1の回路を設け、前記NチャネルMOSトランジスタからなる第2の回路を設け、前記第1、第2の回路は、前記P、NチャネルMOSトランジスタが互いに同時動作しないで所定時間遅れて反転動作するように一方のトランジスタを遅らせる機能を備えていることを特徴とするCMOS論理回路。

発明の詳細な説明
(産業上の利用分野)

本発明はCMOS的理回路に関する。

#### 「従来の技術」

従来のCMOS論理回路は、第3図に示すように、カスケード接続されたPMOS出力トランジスタ15とNMOS出力トランジスタ16との各ゲートを、入力端子12を有するインバータ14で同時に駆励するようにしており、出力トランジスタ15および16は、出力端子13の先に大きな電流が供給できるようにトランジスタサイズを大きくし、インバータ14は高集酸化、高速化の為にトランジスタサイズを小さくしている。

## [発明が解決しようとする課題]

前述した従来のCMOS 論理回路は、インバータ14により、PMOS出力トランジスタとNMOS出力トランジスタとNMOS出力トランジスタとを、スイッチング時に同時に駆動するようになっているので、その時2つのトランジスタ15、16のサイズが大きいことにより、スイッチング時に電源供給端子17から接地端子18へ向けて

大きな黄道電流が流れ、接地牌子18の配線にノイズが生じ回路の誤動作をまねいたり、CMOS 輸理回路自身の消費電力が増大するという欠点が ある。

. .

本発明の目的は、前記欠点が解決され、一時的 に大きな貫通電流が流れないようにし、もって配 線ノイズによる誤動作や消費電力の増大等を抑制 したCMOS論理回路を提供することにある。 〔課題を解決するための手段〕

本発明のCMOS論理回路の構成は、カスケート ド接続されたPチャネルMOSトランジスタを出力部分に備えた チャネルMOSトランジスタを出力部分に備発子・ 前記PチャネルMOSトランジスタと入力端路子 の間にMOSトランジスタからなる第1の回路を 設け、前記NチャネルMOSトランジスタからなる 設け、前記NチャネルMOSトランジスタからなる 別け、前記NチャネルMOSトランジスタからなる 別の回路を設け、前記第1,第2の回路は、前記 P.NチャネルMOSトランジスタが互いに同時 動作しないで所定時間遅れて反転動作するよている 一方のトランジスタを遅らせる機能を備えている

MOSトランジスタとのソース同士及びドレイン 同士を共通に接続し、かつその共通に接続したド レインを第2のPMOS及び第2のNMOSトラ ンジスタのゲートに接続した第2のトランジスタ ペアと、第3のPMOSトランジスタ10と第3 のNMOSトランジスタ11のドレイン同士を共 通に接続し、かつ第3のPMOSトランジスタ10 のソースを電源供給端子20の高電位側へ接続し、 第3のNMOSトランジスタ10のソースを電源 供給端子21の低電位値に接続した第3のトラン ジスタペアを有し、第1のトランジスタペアの共 通なソースを第3のPMOSトランジスタ10の ゲートに接続し、第2のトランジスタペアの共通 なソースを第3のNMOSトランジスタ11の ゲートに接続し、第1及び第2のトランジスタペ アの共通に接続したドレイン同士を接続して、イ ンバータ3を介して入力烙子1とし、第3のトラ ンジスタペアの共通なドレインを出力端子2とし、 第1のPMOSトランジスタのオン抵抗値を、 第 2のPMOSトランジスタのオン抵抗値よりも大

ことを特徴とする。

[虫烙例]

次に、本発明について図面を参照して説明する。 第1図は本発明の一実的例のCMOS論理回路 の回路図、第2図は第1図の本実施例に入力信号 で、を入力した時の動作を示す被形図である。

部1図、第2図において、本実施係のCMOS 約型回路は、入力端子1と、出力端子2と、イン パータ3と、PMOSトランジスタ4,5,7と、 NMOSトランジスタ6,8,9と、PMOS出 カトランジスタ6,8,9と、PMOS出 カトランジスタ10と、NMOS出力トランジスタ ク11とを備えている。即ち、本実施例のCMO S論理回路は、2個のPMOSトランジスタ4, 5からなる第1のPMOSトランジスタと第1の NMOSトランジスタ6とのソース回士を がいたを がいたを がいたを がいたが がいたが に接続し、その共通に接続したドランジスタ6のゲートに接続した第1のPMOSトランジスタ7と2個 のNMOSトランジスタ8,9からな のNMOSトランジスタ8,9からな のNMOSトランジスタ8,9からな のNMOSトランジスタ8,9からな

きくし、かつ第2のNMOSトランジスタのオン 抵抗値を第1のNMOSトランジスタのオン抵抗 値よりも大きくしたことを特徴とする。

ここで、入力信号V<sub>1</sub>,出力信号V<sub>0</sub>は各々CMOS論理回路に対する信号、入力信号V<sub>1</sub>,V<sub>2</sub>は各々PMOS及びNMOS出力トランジスタ10,11への入力信号、関値電圧V<sub>7</sub>, V<sub>7</sub>xは各々PMOS及びNMOSトランジスタ4,5,7:6,8,9の関値電圧、関値電圧V<sub>7</sub>,,V<sub>7</sub>x'は各々PMOS及びNMOS出力トランジスタ10,11の関値電圧、時刻t<sub>1</sub>,t<sub>2</sub>は各々NMOS出力トランジスタ11がオン及びオフする時刻、時刻t<sub>2</sub>,t<sub>3</sub>は各々PMOS出力トランジスタがオン及びオフする時刻を示す。

第1図に於いて、入力端子1に入力信号V、が入力されると、入力信号V、はインバータ3により信号が反伝して、PMOS及びNMOSトランジスタ4、5、6、7、8、9に入力される。入力信号V、の立上り時に於いて、インバータ3の出力が高(High)レベルから低(Low)レベルに変

化するね、PMOSトランジスタ4, 5, 7は導 類状態となり、NMOSトランジスタ6,8,9 は非疎通状態となる。この時、第2図に示すより に、各々のトランジスタペアの出力電圧Vi, Viは、  $(V_{DD}-|V_{TN}|)$  のレベルから  $(GND+|V_{TP}|)$ のレベルに変化するが、出力電圧Viの変化はP MOSトランジスタ4、5で起こるのに対し、出 力電圧V,の変化はPMOSトランジスタイで起 こる為、出力電圧Viの高(High)から低(Low)へ の変化時間は、出力電圧Vょのそれに比べ長くな る。これにより、カスケード接続されたPMO S. NMOS出力トランジスタ10, 11は、は じめに時刻も、でNMOS出力トランジスタート がオフし、次に時刻tiでPMOS出力トランジ スタ10がオフすることになり、PMOS及びN MOSの両出力トランジスタ10.11が同時に オン状態になる時間が無くなる。

. .

次に入力信号の立下り時に於いて説明する。 インバータ 3 の出力が、LowレベルからHighレベルに変化する為、PMOSトランジスタ 4.

さくするという効果が得られる。

尚、本実施例では、PMOSトランジスク4及び5を第1図のように接続することにより、PMOSトランジスタ7に対して、等価的にオン抵抗値を大きくしている。また、NMOSトランジスタ6.8.9の関係も同様である。

本実施例のCMOS論理回路は、スイッチング時にPMOS出力トランジスタとNMOS出力トランジスタとNMOS出力トランジスタとを別々に認動することにより、2つの出力トランジスタが同時にオン状態となる時間を無くすため、その時に電源供給蛸子から接地蛸子へ向けて大きな質面電流が流れず、またCMOS論理回路自身の消費電力も少なくなる。

#### [発明の効果]

以上説明したように、本発明のCMOS論理回路によれば、スイッチング時にPMOS出力トランジスタとNMOS出力トランジスタとを別々に駆動することにより、2つの出力トランジスタが同時にオン状態となる時間を低くし、その時に電源供給端子から接地端子へ向けて大きな質通電流

5,6は非尊承状態となり、NMOSトランジスタ6,8,9は尊重状態となる。この時、第2図に示すように、トランジスタペアの出力電圧V,、V,は、(GND+|V<sub>tP</sub>|)のレベルから(V<sub>tO</sub>-|V<sub>tS</sub>|)のレベルに変化するが、出力電圧V,の変化は、NMOSトランジスタ8,9で起こるのに対し、出力電圧V,の変化は、NMOSトランジスタ7で起こる為、出力電圧V,のLowから出するの変化時間は、出力電圧V,のそれに比べ及くなる。これにより、カスケード接続されたPMOS,NMOS出力トランジスタ10,11は、時刻は、でPMOS出力トランジスタ10がオフし、時刻は、でNMOS出力トランジスタ11がオフし、時刻は、でNMOS出力トランジスタ11がオンし、時刻は、でNMOS出力トランジスタ11がオンし、時刻は、でNMOS出力トランジスタ11がオンすることになり、前途同様の結果が得られる。

このように、入力信号 V,の立上り、立下りによる CMO S 論型回路のスイッチング動作に於いて、2つの出力トランジスタが同時にオン状態となる時間が無い為、その時に電源供給端子から接地端子へ向けて負通電流が流れず、消費電力を小

が流れず、またCMOS論理回路自身の消費電力を少なくする効果がある。

### 4. 図面の簡単な説明

第1図は本発明の一実施例のCMOS論理回路の回路図、第2図は第1図の本実施例に入力信号を入力した時の動作を示す被形図、第3図は従来のCMOS論理回路の回路図である。

1,12……入力端子、2,13……出力嫡子、3,14……インバータ、4,5,7……PMOSトランジスタ、6,8,9……NMOSトランジスタ、10,15……PMOS出力トランジスタ、11,16……NMOSトランジスタ、V,……CMOS論理回路への入力信号、V,……PMOS出力トランジスタへの入力信号、V,……PMOS出力トランジスタへの入力信号、V,……PMOSトランジスタの関値電圧、V<sub>TX</sub>……NMOSトランジスタの関値電圧、V<sub>TX</sub>……NMOS出力トランジスタの関値電圧、V<sub>TX</sub>……NMOS出

# 特開平3-143017 (4)

カトランジスタの製値電圧、 t.……NMOS出カトランジスタがオフする時刻、 t.……PMO S出カトランジスタがオンする時刻、 t.……P MOS出カトランジスタがオンする時刻、 t.……P …NMOS出カトランジスタがオンする時刻、

代型人 弁理士 內 取 習

